Encore une fois, l'équipe machine de l'Université de Sherbrooke a travaillé durement pendant les 4 mois de la session d'automne pour préparer un robot capable de relever les différents défis de la compétition machine des Jeux de Génie 2018, présenté à l'Université Laval. Voici un article présentant dans les moindres détails les différents choix de conception fait par l'équipe cette année du côté de l'ingénierie électrique, mécanique et informatique du robot, en plus de présenter le parcours de compétition et le défi. Le tout s'est soldé par une 1e place pour la machine en plus de la victoire des Jeux de Génie 2018 au classement général pour la délégation de Sherbrooke!

Le défi Machine

Le défi machine 2018 est somme toute simple : ramasser des mâts au sol, bâtir des drapeaux avec des bannières disposés à l'intérieur du robot (conception propre à chaque équipe machine), puis déposer...

Voici l'explication des différents systèmes qui ont permis à la machine de Sherbrooke de remporter la 3è place à la compétition des Jeux de Génie 2017, compétition regroupant les différentes facultés de génie des universités québécoises.

Le défi de la machine 2017 consistait en le lancement de balles automatisés dans des anneaux situés au dessus du sol. Une période de temps complètement autonome de 15 secondes en début de partie permettait d'aller chercher des points si le robot allait se positionner en zone ennemie. À la fin de la partie, 1 minute était allouée pour que le robot puisse grimper sur les poteaux de coins, et y rester à l'équilibre sans tomber pendant 5 secondes.

L'allure du parcours :

Le parcours était divisé en 2 sections : la zone ennemie et la zone de sûreté. La partie se jouait avec 4 robots sur le parcours, étant regroupés en équipe de 2. Il était possible de...

English version follows

Lors de mon parcours collégial, j'ai eu à réaliser un projet de fin d'études. Lors de ce projet, mon équipier et moi avons jetés les bases d'une itération 1 d'une Analyseur logique portable, basé sur un coeur 8051, d'un FPGA et d'un FIFO.

Le 8051 : CY7C68013A, de Cypress Semiconductor
Le FPGA : Un ancien modèle de Xilinx, 10 000 portes logiques.
LE FIFO : SN74V293, FIFO 64K avec flags E,H,F, etc.

Le système, quoique complet, ne fonctionnait pas à la hauteur de nos attentes : le 16K maximum de RAM du CY7C68013A nous limitait dans l'implantation d'une interface graphique complète en plus de limiter les ressources disponibles au code.
Ensuite, il y avait des erreurs de synchronisation entre le FPGA et le FIFO pour la gestion de la fréquence d'échantillonnage et la gestion des “triggers” sur les canaux.
Finalement, le CY7C68013A, quoique cadencé à 48MHz, était...

Comment bien relier l'homme et la machine électronique pour que l'appareil soit utilisés correctement, efficacement et sans acharnement de l'usager?

La majorité des contrôleurs d'écrans bien documentés, compatibles avec une bonne majorité des microcontrôleurs populaires (ATMega, STM32, PIC, MSP430, etc) ne gèrent que les panneaux tactiles résistifs, nécessitent un framebuffer et fonctionent à un taux de rafraîchissement très rapide. Ces défis de conception n'ont souvent pas leur place dans une application à base de microcontrôleur 8bit puisque l'espace programme et la RAM sont extrêmement limités : l'application graphique prends tout l'espace, et le taux de rafraîchissement souvent élevé ampute la vitesse de traitement de l'application principale. Dans un environnement à microcontrôleur, chaque byte compte, donc la saine gestion de l'application graphique et la flexibilité de...